Bộ lọc

Tìm kiếm gần đây của tôi
Lọc theo:
Ngân sách
đến
đến
đến
Loại
Nhiều kỹ năng
Ngôn ngữ
    Tình trạng công việc
    2,694 e1 verilog công việc được tìm thấy, giá USD

    Tôi cần xúc tiến thương mại cho sàn CLoan - Sàn kết nối người đi vay và cho vay thế chấp bằng tài sản số. Chiến dịch của tôi là tạo độ hút khách hàng có nhu cầu vay hoặc đi vay trong thị trường giao dịch tài sản số qua cách hoàn thành những câu hỏi khảo sát người đi vay :[đăng...

    $21 (Avg Bid)
    $21 Giá đặt trung bình
    4 lượt đặt giá

    Hiện tại mình đang cần người tiếp tục phát truyện cổng truyện online của trang VipTruyen.Vn. Nếu bạn chuyên về php hãy tham gia dự án của bọn mình. Giá hoàn thành website là 3 triệu đến 5 triệu. Nếu các bạn muốn tham gia vào dự án của mình thì sẽ thảo luận thêm. Yêu cầu của m...

    $138 (Avg Bid)
    $138 Giá đặt trung bình
    7 lượt đặt giá

    Hiện tại bên mình đang chạy cho dự án sắp tới nên cần tuyển gấp 1 số freelancer về Apk iOS, Android, không phải game và design. Bạn nào có kinh nghiệm về các lĩnh vực này thì bid giá nhé. Bên mình dự tính xây dựng team có kinh nghiệm, hợp tác lâu dài nhiều d...

    $991 (Avg Bid)
    $991 Giá đặt trung bình
    6 lượt đặt giá

    FPGA realization of data compression technique based on hash functions calculated from the input text data

    $143 (Avg Bid)
    $143 Giá đặt trung bình
    13 lượt đặt giá
    Myanmar Zawgyi text testing in Burmese 1 ngày left
    ĐÃ XÁC THỰC

    1. Anyone from Myanmar? How to test a Zawgyi encoding based android device? Are there any simulators out there ? On a device that has only Zawgyi encoding and font installed; text in Unicode encoding will look odd - wrong characters being drawn. Need to verify this so we know our app is handling this correctly and using Zawgyi when required. 2. Can you get an old Zawgyi device / phone to test? Hav...

    $17 / hr (Avg Bid)
    $17 / hr Giá đặt trung bình
    4 lượt đặt giá

    Hello! I want to Implement a signal synthesizer, for that i need some sort of code and simulation where i give a sine wave as an input to an ADC where it is converted into digital form and from there the signal is passed to the FPGA where it can be synthesized, I have 2 effects that i want to apply on that signal. Ill provide those to you, and then i want to show the output using a DAC. I have the...

    $143 (Avg Bid)
    $143 Giá đặt trung bình
    6 lượt đặt giá
    Logic design Đã kết thúc left

    Online work about verilog and logic design

    $23 (Avg Bid)
    $23 Giá đặt trung bình
    21 lượt đặt giá

    Hello Mam, I need your guidance for good practicing of verilog for my career .

    $1 / hr (Avg Bid)
    $1 / hr Giá đặt trung bình
    1 lượt đặt giá

    Design I2C HDL module to send start-up command sequence to ADV7511 HDMI transmitter upon system power-up. All hardware is already setup on a Spartan-7 FPGA development board and ready for test. Video requirements and all documentation will be provided. Do you have experience with any ADV IC's? What is your experience with FPGA's/Verilog?

    $580 (Avg Bid)
    $580 Giá đặt trung bình
    18 lượt đặt giá

    Design a vending machine in Verilog I need it to be in verilog language

    $30 (Avg Bid)
    $30 Giá đặt trung bình
    2 lượt đặt giá

    Verilog implementation of an encoding algorithm that has a text file as an input and uses unused ascii characters to replace frequent occurring words. I can share the research paper, I need this done in a very short time of about less than 5 days

    $159 (Avg Bid)
    $159 Giá đặt trung bình
    14 lượt đặt giá

    Huffman implementation based on a research paper and an additional algorithm implementation. Hardware design in verilog of a module that takes Text file input, calculates the frequency of the words and assigns a special character to each word entry. Contact me for the research papers

    $12 / hr (Avg Bid)
    $12 / hr Giá đặt trung bình
    14 lượt đặt giá
    normalized cross correlation Đã kết thúc left

    registration of images using cross correlation between 2 overlapped images on fpga the requirements are finding the cross correlation results(coefficients) and should be normalized numbers. the code should be written in fpga verilog language. he must knows the algorithm of correlation, how to load images to fpga ,how to show and calculate [đăng nhập để xem URL] is the 2nd time i post it. i have...

    $745 (Avg Bid)
    $745 Giá đặt trung bình
    11 lượt đặt giá

    Looking for efficient Migration of Verilog Testbenches to UVM environments with Building constrained random test benches

    $654 (Avg Bid)
    $654 Giá đặt trung bình
    9 lượt đặt giá
    Electrical Engineer Required Đã kết thúc left

    I need Electrical Engineer Expert in the following domain: 1-Matlab 2-Electronics(VHDL,Verilog) 3-Signal and system 4-Communication system 5-Power system I need to hire 6 freelancer

    $157 (Avg Bid)
    $157 Giá đặt trung bình
    36 lượt đặt giá

    I am looking for a verilog developer to help build a chip test bench on Modelsim. Its a short project and should take 3-4 hours

    $142 (Avg Bid)
    $142 Giá đặt trung bình
    22 lượt đặt giá
    Verilog Code -- 2 Đã kết thúc left

    Design alarm code on FPGA using xilinx

    $132 (Avg Bid)
    $132 Giá đặt trung bình
    4 lượt đặt giá

    I looking for aa verilog programer for a project I will pay 250 per hour

    $4 / hr (Avg Bid)
    $4 / hr Giá đặt trung bình
    5 lượt đặt giá

    immediately required Verilog and Matlab programmer to solve a problem. I will pay 250/ hour.

    $3 / hr (Avg Bid)
    $3 / hr Giá đặt trung bình
    14 lượt đặt giá
    ASIC soc design Verification Đã kết thúc left

    Proficient in System Verilog/UVM/OVM, OOP/C++ • GPU, or Memory System • code coverage and functional coverage driven verification methodology • creating, running and debugging of SystemVerilog/UVM constraint-random Testbench

    $7 / hr (Avg Bid)
    $7 / hr Giá đặt trung bình
    14 lượt đặt giá
    System Design using verilog Đã kết thúc left

    System Design Project in Verilog

    $6 / hr (Avg Bid)
    $6 / hr Giá đặt trung bình
    1 lượt đặt giá

    its given a full non directiona graph g=(v,e) with postive weight on their edges. create an algortih which is going to produce a in-short sub graph g1=(v,e1)(e1 contains e) in order to |e1|=|v|+3 +1 more sub question It is similar to that they are 10 problems if you can solve this one please provide me the solution and can provide you the rest

    $31 (Avg Bid)
    $31 Giá đặt trung bình
    21 lượt đặt giá
    Multiplier using System verilog Đã kết thúc left

    Multiplier using System verilog

    $14 (Avg Bid)
    $14 Giá đặt trung bình
    10 lượt đặt giá
    Project for Kartik P. Đã kết thúc left

    i need verilog codes and simulations of the file included TELL ME FAST if u are interested

    $25 (Avg Bid)
    $25 Giá đặt trung bình
    1 lượt đặt giá
    Project for Adnan Y. Đã kết thúc left

    i need verilog codes and simulations of the file included TELL ME FAST if u are interested

    $25 (Avg Bid)
    $25 Giá đặt trung bình
    1 lượt đặt giá
    Project for Eren K. Đã kết thúc left

    i need verilog codes and simulations of the file included TELL ME FAST if u are interested

    $25 (Avg Bid)
    $25 Giá đặt trung bình
    1 lượt đặt giá
    Project for Petteri A. Đã kết thúc left

    i need verilog codes and simulations of the file included TELL ME FAST if u are interested

    $25 (Avg Bid)
    $25 Giá đặt trung bình
    1 lượt đặt giá
    Project for Miguel Angel R. Đã kết thúc left

    i need verilog codes and simulations of the file included TELL ME FAST if u are interested

    $25 (Avg Bid)
    $25 Giá đặt trung bình
    1 lượt đặt giá
    Project for Haider A. -- 2 Đã kết thúc left

    Hi Haider [đăng nhập để xem URL] CHANCE, i need verilog codes and simulations of the file included TELL ME FAST if u are interested

    $30 (Avg Bid)
    $30 Giá đặt trung bình
    1 lượt đặt giá
    Project for Igor Z. Đã kết thúc left

    Hi Igor Z.,i need verilog codes and simulations of the file included TELL ME FAST if u are interested

    $25 (Avg Bid)
    $25 Giá đặt trung bình
    1 lượt đặt giá
    Project for Anusha L. Đã kết thúc left

    Hi Anusha L..i need verilog codes and simulations of the file included TELL ME FAST if u are interested

    $20 (Avg Bid)
    $20 Giá đặt trung bình
    1 lượt đặt giá
    Project for Athul B. Đã kết thúc left

    Hi Athul B.,verilog help

    $20 (Avg Bid)
    $20 Giá đặt trung bình
    1 lượt đặt giá
    Project for Muhammad H. Đã kết thúc left

    Hi Muhammad H. verilog help

    $20 (Avg Bid)
    $20 Giá đặt trung bình
    1 lượt đặt giá
    Project for Ankita L. Đã kết thúc left

    Hi Ankita L., I need to solve VERILOG

    $20 (Avg Bid)
    $20 Giá đặt trung bình
    1 lượt đặt giá

    Hello, we need create automated script that will started from windows then will be auto restarted and auto boot to after reboot and procee will be like this: 1, in script we will define what IMAGE will be choosen for restore whole hdd 2, under windows we will run an script what will auto reboot computer and run c*lonezilla 3, automatically will be selected all thinks --> image --> hdd 4, ...

    $10 - $30
    $10 - $30
    0 lượt đặt giá

    I NEED someone to correct about 13 errors in some verilog questions contact me i will send u files

    $24 (Avg Bid)
    $24 Giá đặt trung bình
    21 lượt đặt giá
    System verilog Đã kết thúc left

    System verilog code on FPGA board

    $24 (Avg Bid)
    $24 Giá đặt trung bình
    10 lượt đặt giá

    hi guys i neeed solution for verilog ( updated task ) i also included a helpful file ( experiment )

    $27 (Avg Bid)
    $27 Giá đặt trung bình
    5 lượt đặt giá
    Project for Sourav M. Đã kết thúc left

    hello i need help in verilog

    $10 (Avg Bid)
    $10 Giá đặt trung bình
    1 lượt đặt giá
    Project for Sardar Hasnain A. Đã kết thúc left

    Hi Sardar Hasnain A.. can u help me with verilog ?

    $10 (Avg Bid)
    $10 Giá đặt trung bình
    1 lượt đặt giá
    System Verilog Task Đã kết thúc left

    System Verilog Task for ALtera FPGA board

    $112 (Avg Bid)
    $112 Giá đặt trung bình
    2 lượt đặt giá
    system verilog code for FPGA Đã kết thúc left

    system verilog code for ALtera FPGA Board

    $21 (Avg Bid)
    $21 Giá đặt trung bình
    10 lượt đặt giá
    Verilog code Đã kết thúc left

    Write verilog code for digital clock: having hours, minutes and seconds displayed in seven segment display.

    $46 (Avg Bid)
    $46 Giá đặt trung bình
    1 lượt đặt giá

    An expert only should bid on this? Testbench analysis based on Verilog and simulation for fpga

    $27 (Avg Bid)
    $27 Giá đặt trung bình
    14 lượt đặt giá
    MLM website -- 2 Đã kết thúc left

    Hi , need a programmer who can guide me step wise to use cryptographic algorithm so that i can use FPGA device for encryption and decryption . In short , from one end i can send text and on other end that text can be converted back . This whole will be done using FPGA ( spartan 6 or virtex 7 ) . Code will be in verilog language.

    $289 (Avg Bid)
    $289 Giá đặt trung bình
    5 lượt đặt giá

    I suggest a project about realize FFT in verilog I want module, testbench and simulation result about project and Check with MATLAB with that i have paper in algorithm and module. if you deal my project, you should give me daily feedback and testbench simulation, MATLAB file

    $254 (Avg Bid)
    $254 Giá đặt trung bình
    5 lượt đặt giá
    Project for Farzeen K. Đã kết thúc left

    We need thesis writers proficient in VERILOG , VHDL and MATLAB to write a thesis which include coding and documentation

    $166 (Avg Bid)
    $166 Giá đặt trung bình
    1 lượt đặt giá
    Create a thesis Đã kết thúc left

    We need thesis writers proficient in VERILOG , VHDL and MATLAB to create a thesis which include coding and documentation.

    $320 (Avg Bid)
    $320 Giá đặt trung bình
    7 lượt đặt giá

    Required Skill Sets : Experience: 5 – 10 years Exposure to low power verification and low power design is required. Experience with IEE – 1801 (UPF) or CPF based digital simulation flows is desired. Responsible for UPF verification flow setup. Experience in a constrained random verification process, functional coverage, code coverage and assertion. Knowledge of Verilog/System Verilog,...

    $402 (Avg Bid)
    $402 Giá đặt trung bình
    4 lượt đặt giá