Logo freelancerCách Hoạt ĐộngTìm công việc
Đăng Nhập Đăng Ký
Đăng dự án
Profile cover photo
Bạn đang theo dõi
Lỗi khi theo dõi người dùng.
Người dùng này không cho phép người dùng khác theo dõi họ.
Bạn đã theo dõi người dùng này rồi.
Gói thành viên của bạn chị cho phép 0 lượt theo dõi. Hãy nâng cấp lên ở đây.
Bỏ theo dõi thành công
Lỗi khi bỏ theo dõi người dùng.
Bạn đã đề xuất thành công
Lỗi khi đề xuất người dùng.
Đã xảy ra lỗi. Hãy làm mới trang và thử lại.
Đã xác thực email thành công.
Avatar người dùng
$30 USD / giờ
Cờ của EGYPT
beni suef, egypt
$30 USD / giờ
Hiện ở đây đang là 11:31 CH
Đã tham gia vào tháng 10 13, 2020
15 Khuyến nghị

Islam Muhammad S.

@IslamAdam998

verified.svg
 5,0 (43 nhận xét)
6,1
6,1
67%
67%
$30 USD / giờ
Cờ của EGYPT
beni suef, egypt
$30 USD / giờ
96%
Công Việc Hoàn Thành
73%
Đúng Ngân Sách
80%
Đúng Thời Hạn
13%
Tỉ Lệ Thuê Lại

Digital IC Design Engineer (ASIC & FPGA)

I am a digital design engineer expert in FPGA and ASIC design flows using Verilog and VHDL languages. I studied Nano-Electronics engineering bachelor's and interested in VLSI careers. I have experience with Vivado, ISE, SDK, Quartus, Design Compiler, IC Compiler and others. I have a special interest in CNN, AI, and autonomous applications and I have completed projects relating to fields both academic and industrial.
Freelancer Verilog / VHDL Designers Egypt
Xem tất cả về Verilog / VHDL Designers tại Egypt

Liên hệ Islam Muhammad S. về công việc của bạn

Đăng nhập để thảo luận thông tin thông qua chat.

Portfolio

I have designed the tracking function for GNSS-SDR receiver. The implementation is based on a working C++ code tested on real-time data. For implementing the tracking function, I have designed PLL, DLL and FLL functions that are necessary in the design. Also, to compute complex functions used in the C++ code such as ArcTan, Log, complex numbers multiplication and division, Sin, and Cos, I used many Xilinx IPs that work together in a pipeline fusion. I have validated all functions used, and finished the design of the tracking function for industrial purposes. The code uses floating point representation for high accuracy computation. Yet, the design can be hardware accelerated to fixed-point representation to make the design faster and use less resources. The Verilog codes, and C++ codes are ready. Also, there is a full documentation for the project. If anyone is interested to buy my work or modify on it, just send me to make a deal.
GNSS-SDR Tracking Function for GNSS Receiver
I have designed the tracking function for GNSS-SDR receiver. The implementation is based on a working C++ code tested on real-time data. For implementing the tracking function, I have designed PLL, DLL and FLL functions that are necessary in the design. Also, to compute complex functions used in the C++ code such as ArcTan, Log, complex numbers multiplication and division, Sin, and Cos, I used many Xilinx IPs that work together in a pipeline fusion. I have validated all functions used, and finished the design of the tracking function for industrial purposes. The code uses floating point representation for high accuracy computation. Yet, the design can be hardware accelerated to fixed-point representation to make the design faster and use less resources. The Verilog codes, and C++ codes are ready. Also, there is a full documentation for the project. If anyone is interested to buy my work or modify on it, just send me to make a deal.
GNSS-SDR Tracking Function for GNSS Receiver
I have designed the tracking function for GNSS-SDR receiver. The implementation is based on a working C++ code tested on real-time data. For implementing the tracking function, I have designed PLL, DLL and FLL functions that are necessary in the design. Also, to compute complex functions used in the C++ code such as ArcTan, Log, complex numbers multiplication and division, Sin, and Cos, I used many Xilinx IPs that work together in a pipeline fusion. I have validated all functions used, and finished the design of the tracking function for industrial purposes. The code uses floating point representation for high accuracy computation. Yet, the design can be hardware accelerated to fixed-point representation to make the design faster and use less resources. The Verilog codes, and C++ codes are ready. Also, there is a full documentation for the project. If anyone is interested to buy my work or modify on it, just send me to make a deal.
GNSS-SDR Tracking Function for GNSS Receiver
I have designed the tracking function for GNSS-SDR receiver. The implementation is based on a working C++ code tested on real-time data. For implementing the tracking function, I have designed PLL, DLL and FLL functions that are necessary in the design. Also, to compute complex functions used in the C++ code such as ArcTan, Log, complex numbers multiplication and division, Sin, and Cos, I used many Xilinx IPs that work together in a pipeline fusion. I have validated all functions used, and finished the design of the tracking function for industrial purposes. The code uses floating point representation for high accuracy computation. Yet, the design can be hardware accelerated to fixed-point representation to make the design faster and use less resources. The Verilog codes, and C++ codes are ready. Also, there is a full documentation for the project. If anyone is interested to buy my work or modify on it, just send me to make a deal.
GNSS-SDR Tracking Function for GNSS Receiver
This is the implementation of PCIe core on Zynq Ultrascale FPGA. The core utilized AXI4 protocol and supports a high data rate of up to 1.6 GB/S
PCIe core with 1600 MB/s data rate
This is the implementation of PCIe core on Zynq Ultrascale FPGA. The core utilized AXI4 protocol and supports a high data rate of up to 1.6 GB/S
PCIe core with 1600 MB/s data rate
This is the implementation of PCIe core on Zynq Ultrascale FPGA. The core utilized AXI4 protocol and supports a high data rate of up to 1.6 GB/S
PCIe core with 1600 MB/s data rate
This is a design for Manchester encoding and decoding using Vivado and Verilog language. It is tested OK.
Manchester encoding and decoding
This is a design for Manchester encoding and decoding using Vivado and Verilog language. It is tested OK.
Manchester encoding and decoding
This is a C code for AES 128 Encryption Decryption synthesized and tested on Vivado HLS.
AES 128 Encryption Decryption
This is a C code for AES 128 Encryption Decryption synthesized and tested on Vivado HLS.
AES 128 Encryption Decryption
This is a C code for AES 128 Encryption Decryption synthesized and tested on Vivado HLS.
AES 128 Encryption Decryption
This is a screenshot from the SHA256 mining algorithm which is a famous algorithm used for Ethereum and Bitcoin mining. I did the RTL and generated the bitstream for it.
SHA256 mining Algorithm
This is a screenshot from the SHA256 mining algorithm which is a famous algorithm used for Ethereum and Bitcoin mining. I did the RTL and generated the bitstream for it.
SHA256 mining Algorithm
UART for serial data transfer to PC.
UART

Nhận xét

Đã lưu thay đổi
Hiện 1 - 5 trong số 43 nhận xét
Lọc nhận xét theo:
5,0
$1.778,00 USD
Stage 1 cryptocurrency FPGA and ASIC core and multi-core design and optimisation
Islam has done an incredible job. He has over delivered which is a wonderful breath of fresh air! He is very well versed in the design process and displays immense skills! I will definitely continue to use him on other projects in the future and can recommend him without any reservations.
Verilog / VHDL
FPGA
Digital Electronics
ASIC
Thêm 1
A
Cờ của Arie Z.
@AriZed
•
1 năm trước
4,8
$1.200,00 USD
Project for Islam Muhammad S. -- 2
Islam delivered and it's very knowledgable
Verilog / VHDL
FPGA
Digital Electronics
ASIC
Thêm 1
A
Cờ của Arie Z.
@AriZed
•
1 năm trước
5,0
$320,00 USD
Project 33858018 has been deleted
He is true professional and very nice person. Highly recommended for future endeavors.
S
Closed User
@shahidlatifawan1
•
1 năm trước
5,0
$167,00 USD
Verilog code on FPGA
Nice work I recommend it
C Programming
Engineering
Verilog / VHDL
Software Development
FPGA
M
Cờ của Mo T.
@mohT2030
•
2 năm trước
5,0
€1.533,00 EUR
FPGA Game on Intel ARM Processor
Has the knowledge needed
Verilog / VHDL
FPGA
Digital Electronics
ASIC
Thêm 1
M
Cờ của Mohamed Samir M.
@MedSamir
•
2 năm trước

Liên hệ Islam Muhammad S. về công việc của bạn

Đăng nhập để thảo luận thông tin thông qua chat.

Xác thực

Freelancer Ưa Thích
Đã Xác Thực Danh Tính
Đã Xác Thực Thanh Toán
Đã Xác Thực Điện Thoại
Đã Xác Thực Email
Đã Kết Nối Facebook

Chứng chỉ

preferredfreelancer-1.png Preferred Freelancer Program SLA 1 92%

Các kỹ năng hàng đầu

Verilog / VHDL 45
FPGA 39
ASIC 20
Digital Electronics 19
Digital ASIC Coding 19

Xem Các Freelancer Tương Tự

Verilog / VHDL Designers in Egypt
Verilog / VHDL Designers
Field-Programmable Gate Array Experts
ASIC Engineers

Xem Các Trường Hợp Tương Tự

Verilog / VHDL
FPGA
ASIC
Digital Electronics
Người dùng trước Người dùng kế tiếp
Đã gửi lời mời thành công!
Logo freelancer Vietnam / Tiếng Việt Giúp đỡ & Hỗ trợ Freelancer Các lĩnh vựcDự ánCuộc thiFreelancerDoanh nghiệpGói thành viênChương trình Freelancer Ưa ThíchQuản lý dự ánViệc làm địa phươngPhoto AnywhereGiới thiệu dự ánAPI cho nhà phát triểnĐăng ký xác thựcỨng dụng desktop Giới thiệuVề chúng tôiCách thức hoạt độngBảo mậtNhà đầu tưSơ đồ trangCác câu chuyệnTin tứcĐội ngũGiải thưởngThông cáo báo chíNghề nghiệp Điều khoảnChính sách riêng tưĐiều khoản và điều kiệnChính sách bản quyềnQuy tắc ứng xửBiểu phí dịch vụĐối tácEscrow.comLoadshiftWarrior Forum Ứng dụngLogo Apple App StoreLogo Google Play
Sao chép vào clipboard thất bại, hãy thử lại sau khi điều chỉnh quyền của bạn.
Đã sao chép vào clipboard.
Người Dùng Đã Đăng Ký Tổng Số Việc Đã Đăng
Freelancer ® is a registered Trademark of Freelancer Technology Pty Limited (ACN 142 189 759)
Copyright © 2023 Freelancer Technology Pty Limited (ACN 142 189 759)
Đang tải xem trước
Đã cấp quyền truy cập vị trí.
Phiên đăng nhập của bạn đã hết hạn và bạn đã bị đăng xuất. Hãy đăng nhập lại.